特許
J-GLOBAL ID：200903097793245962
トランザクション合成による並行読み取り処理
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-089335
公開番号（公開出願番号）：特開平7-306946
出願日： 1995年04月14日
公開日（公表日）： 1995年11月21日
要約：
【要約】【目的】 ク ゙ラフィック装置コントローラとフ ゚ロセッサ間の並行読み取り処理を提供する。【構成】 CPUと装置コントローラ間のテ ゙ータ転送を行う場合、コントローラ内のCPUインタフェイスが、読み取りアクセス指令を前記インタフェイスに接続されたフレーム・ハ ゙ッファ(メモリ)・コントローラに転送する方法を変更することにより、並行テ ゙ータ転送を達成するコントローラが開示される。このインタフェイスは、CPUから第1の読み取り指令を受信した後、フレーム・ハ ゙ッファ・コントローラに読み取り指令の連続ストリームを提供する。フレーム・ハ ゙ッファ・コントローラに送信された追加指令によりフレーム・ハ ゙ッファ・コントローラが連続的にテ ゙ータを読み取り、そのテ ゙ータをインタフェイスに送信し、そのインタフェイスは前記テ ゙ータをCPUからの次の読み取り指令に備えて記憶する。このCPUインタフェイスが、CPUから第2、及び後続の読み取り要求を受信すると、CPUインタフェイス内のFIFOの出力における現在のハ ゙イト、又はワート ゙が、即座にCPUに返送され、メモリ・コントローラに対して明示的に読み取りアクセス指令を転送する必要も、結果得られるテ ゙ータを待つ必要もない。
請求項（抜粋）：
処理装置とデータ記憶装置の間のインタフェイスを行うためのインタフェイス・コントローラであって、前記インタフェイス・コントローラが、前記データ記憶装置と前記処理装置の間でデータが転送される時に、前記データを記憶するためのバッファ、前記処理装置から読み取り指令を受信するための手段、前記読み取り指令を読み取り指令の第1タイプとして識別し、前記読み取り指令が読み取り指令の前記第1タイプとして識別された場合、間接フラグをセットする手段、前記間接フラグがセットされている場合、前記第1タイプの読み取り指令を合成し、前記データ記憶装置に合成された前記読み取り指令を送信する手段であって、合成された前記読み取り指令によって、前記データ転送装置から前記バッファにデータが転送され、更に、追加読み取り指令が合成され、前記データ記憶装置から前記バッファへのデータ転送速度以上の速度で、前記データ記憶装置に送信される前記手段、前記第1タイプの読み取り指令を受信する毎に、前記バッファから前記処理装置にデータを転送する手段、及び読み取り指令の前記第1タイプではない指令を受信すると、前記合成を停止する手段を含むインタフェイス・コントローラ。
IPC (2件)：
G06T 11/00
, G09G 5/00 550
