特許
J-GLOBAL ID:200903097806477639
半導体デバイスの特性劣化のパラメータ抽出方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
土井 健二
公報種別:公開公報
出願番号(国際出願番号):特願平8-000649
公開番号(公開出願番号):特開平9-186213
出願日: 1996年01月08日
公開日(公表日): 1997年07月15日
要約:
【要約】【課題】MOSFETのホットキャリアによる損傷分布を抽出する。【解決手段】仮想上のデバイスの構造についてのデータを初期値として入力し、デバイスの損傷の分布のデータを追加初期値として入力して所定のデバイスシミュレータによって演算した当該劣化後の仮想のデバイスの電気特性と、前記デバイスの構造と同等の実際のデバイスを作成し、所定のストレス状態を印加した後、測定した実際のデバイスの電気特性とを比較し、一致しない場合は、前記の追加初期値を変更して前記デバイスシミュレータによって当該劣化後の仮想のデバイスの電気特性を再度演算し、前記比較工程で両者の電気特性がほぼ一致する場合は、当該追加初期値の損傷の分布を特性劣化のパラメータとして抽出し、一致するまで追加初期値を変更してデバイスシミュレーションの工程を繰り返す半導体デバイスの特性劣化のパラメータを抽出する方法。
請求項(抜粋):
半導体基板表面に形成されたソース領域及びドレイン領域と、それら領域の間の該基板上に形成されたゲート絶縁膜及びゲート電極とを有する半導体デバイスの特性劣化のパラメータを抽出する方法において、(a)仮想上の前記デバイスの構造についてのデータを初期値として入力し、該デバイスのホットキャリアによる損傷の分布のデータを追加初期値として入力して所定のデバイスシミュレータによって当該劣化後の仮想のデバイスの電気特性を演算する工程と、(b)前記デバイスの構造と同等の実際のデバイスを作成し、所定のストレス状態を印加した後、該実際のデバイスの電気特性を測定する工程と、(c)前記仮想のデバイスの電気特性と実際のデバイスの電気特性とを比較する工程と、(d)前記比較工程で両者の電気特性が一致しない場合は、前記の追加初期値を変更して前記デバイスシミュレータによって当該劣化後の仮想のデバイスの電気特性を演算する工程と、(e)前記比較工程で両者の電気特性がほぼ一致する場合は、当該追加初期値の損傷の分布を特性劣化のパラメータとして抽出する工程とを有し、前記(d)(c)の工程を前記比較工程でほぼ一致するまで繰り返すことを特徴とする半導体デバイスの特性劣化のパラメータを抽出する方法。
IPC (4件):
H01L 21/66
, G06F 17/50
, H01L 29/00
, H01L 29/78
FI (4件):
H01L 21/66 Z
, H01L 29/00
, G06F 15/60 612 G
, H01L 29/78 301 T
前のページに戻る