メモリコントロール方式

発明者：
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-058799
公開番号（公開出願番号）：特開平9-251417
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】メモリコントローラは外部から与えられるコントロール信号によってのみ制御されるが、メモリに対するアクセスが頻繁になってくると、メモリのパフォーマンス上、外部制御に追従しない場合がある。【解決手段】外部制御信号を直接メモリコントローラに接続せずに、従来メモリコントロール部12の制御信号VLD,RDYと外部タイミングコントローラ15からの、外部制御信号VLDIN,RDYINの間にパイプライン制御部13を置き、メモリコントロール部12の制御信号の変化に応じて、外部制御信号VLDIN,RDYINを調整して、メモリコントロール部12に接続する。また、データ入出力端にFIFO部14を接続し、VLD,RDYの調整数に応じてFIFOの段数を制御する。

請求項（抜粋）：

大量データを高速に取り扱うメモリに対して、複数の入出力ポートを持つ場合のメモリコントロール方式において、メモリコントロール部と、それぞれ必要なデータ入出力ポートにデータパイプラインの延長,短縮を可能にする可変長パイプライン部と、外部制御信号を直接従来メモリコントローラに接続せずに、前記メモリコントロール部のリード・ライト制御信号と外部制御信号の間に、前記メモリコントロール部の制御信号の変化に応じて、前記メモリコントロール部に対し、外部制御信号のネゲートタイミングを遅延し、前記メモリコントロール部の制御信号のネゲートタイミングに応じて可変長パイプライン部のデータパイプライン段数を制御する機能を持つ、パイプライン制御部とを含むメモリコントローラを有することを特徴とするメモリコントロール方式。

前のページに戻る