特許
J-GLOBAL ID：200903097855713542
画像処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-244909
公開番号（公開出願番号）：特開平7-105342
出願日： 1993年09月30日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 定数メモリの容量の減少、処理速度の向上、演算の柔軟性の向上を図る。【構成】 複数個の積和演算回路30〜33を制御して動作させる画像処理装置において、定数メモリ40〜43は必要最小限のメモリ容量で構成する。制御部100より、定数メモリ書込制御部200に対して各定数メモリ40〜43の内容変更が必要なタイミングで、定数メモリ書込用の制御信号S100を出力する。定数メモリ書込制御部200は、全定数メモリ300から定数データS300を出力させ、定数メモリ40〜43に対して該定数データS300の書換を制御する。
請求項（抜粋）：
入力される画像データを格納する複数の入力画像メモリと、入力される定数メモリ書込許可信号が有効である時に、定数メモリ書込アドレスで指定されたアドレスに定数データを格納する複数の定数メモリと、前記入力画像メモリの出力と前記定数メモリの出力を乗算して乗算結果を求める乗算器をそれぞれ有し、それらの各乗算結果を累積加算して積和演算を行う複数の積和演算回路とを備え、前記複数の積和演算回路を制御して動作させる画像処理装置において、前記各定数メモリは必要最小限のメモリ容量で構成し、画像処理プログラムに従い、前記各積和演算回路の処理シーケンス変更に伴い前記各定数メモリの内容の変更が必要な領域のみをその変更処理シーケンス開始直前までに新しい定数データに書換える処理を終了させるための制御信号を出力する制御部と、画像処理演算時に使用する前記定数データを格納し、かつ全定数メモリ読出アドレスが入力されるとそのアドレスに格納された該定数データを前記定数メモリへ出力する全定数メモリと、前記制御信号を入力し、前記定数メモリ書込許可信号及び前記定数メモリ書込アドレスを前記各定数メモリへ出力すると共に前記全定数メモリ読出アドレスを前記全定数メモリへ出力してそれらの各定数メモリの内容変更を制御する定数メモリ書込制御部とを、設けたことを特徴とする画像処理装置。
IPC (4件)：
G06T 1/00
, G06F 7/52 310
, G06F 17/10
, G06T 5/20
G06F 15/66 J
, G06F 15/31 D
, G06F 15/68 400 J
