特許
J-GLOBAL ID：200903097862183486
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-103753
公開番号（公開出願番号）：特開平8-298273
出願日： 1995年04月27日
公開日（公表日）： 1996年11月12日
要約：
【要約】【目的】半導体集積回路において、作業工数の増大、レイアウトデータの増大、1ウエハ中に作るチップ数の減少を伴わずに、テスト回路領域をダイシングライン上に確保し、チップ面積の縮小を図る。【構成】ダイシングライン上にテスト回路5を有する半導体集積回路装置は、テスト回路領域を隣接するチップのレイアウト領域6bに食い込む形状で、チップの4辺に配置する構成である。この形状のチップは、互いに隣接するチップとエッシャー図法的に組合せられ、密接に切片する。また、被テスト回路2とテスト回路5を結線する配線は、図1(b)に示す様に、ダイシグラインにより切断される部分8との交差部分でその配線間隔が広く保たれる。
請求項（抜粋）：
半導体集積回路装置基板上のダイシングライン上にテスト回路とこのテスト回路とチップ内部を結線する配線とを有する半導体集積回路装置において、チップの各辺にそれぞれ隣接しエッシャー図法的に配置されるチップテスト回路を有することを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
H01L 21/66 F
, H01L 21/78 L
