特許

J-GLOBAL ID：200903097879870045

半導体装置の製造方法

発明者： 巻 俊光 ,  田代 伸夫
出願人/特許権者： ミツミ電機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-354042
公開番号（公開出願番号）：特開2000-182995
出願日： 1998年12月14日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 本発明は、接着剤等のはみ出しが少なく、搭載基板スペースを削減可能な半導体装置の製造方法を提供する。【解決手段】 複数のチップ(14)に分割される1枚の半導体ウエハ(10)を準備し、またテープ基材(31)上に粘着層(33)を形成したテープ(30)を準備する。そして、前記テープの粘着層を前記ウエハの裏面に接着する。次いで、前記ウエハの表面から前記テープの粘着層まで切断して前記ウエハを前記複数のチップに分割する。更に、分割されたチップ(14)を前記粘着層を付着したまま剥離し、前記粘着層を使用してダイボンディングする。

請求項（抜粋）：

複数のチップに分割される1枚の半導体ウエハを準備する工程と、テープ基材上に粘着層を形成したテープを準備する工程と、前記テープの前記粘着層を前記ウエハの裏面に接着する工程と、前記ウエハの表面から前記テープの前記粘着層まで切断して前記ウエハを前記複数のチップに分割するダイシング工程と、前記分割されたチップを前記粘着層を付着したまま剥離する工程と、前記剥離されたチップを前記粘着層を使用してダイボンディングする工程とを備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/301 ,  H01L 21/52

FI (2件)：

H01L 21/78 M ,  H01L 21/52 F

Fターム (3件)：

5F047BA23 ,  5F047BB03 ,  5F047BB19