半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (6件)：吉武賢次 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康 , 高橋佳大
公報種別：公開公報
出願番号（国際出願番号）：特願2002-214326
公開番号（公開出願番号）：特開2004-056667
出願日： 2002年07月23日
公開日（公表日）： 2004年02月19日
要約：

【課題】トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の消費電力を低減することが可能な構成のフリップフロップ回路を提供する。【解決手段】本発明に係る半導体集積回路装置は、トランジスタ数を抑制した簡素なクロック制御回路により、信号伝送回路の入力信号が出力信号と同一論理値の場合は内部クロック信号を一定値に保持して信号伝送回路の動作を抑制し、信号伝送回路の入力信号が出力信号と異なる論理値の場合は内部クロック信号を通常のクロック信号として信号伝送回路を動作させるフリップフロップ回路である。【選択図】図1

請求項（抜粋）：

第一の内部クロック信号の論理値に応じて信号を通過させる又は保持する第一のラッチ回路と、前記第一のラッチ回路に縦続接続され、前記第一のラッチ回路と逆の動作特性により第二の内部クロック信号の論理値に応じて信号を保持する又は通過させる第二のラッチ回路と、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第一の比較回路と、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値を比較する第二の比較回路と、前記第一の比較回路による比較の結果、前記第一のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は所定のクロック信号を前記第一の内部クロック信号として出力する第一のクロック制御回路と、前記第二の比較回路による比較の結果、前記第二のラッチ回路の信号入力ノード及び信号出力ノードにおける信号論理値が同一の場合は信号を保持させる一定の論理値信号を、異なる場合は前記所定のクロック信号を前記第二の内部クロック信号として出力する第二のクロック制御回路と、を備えていることを特徴とする半導体集積回路装置。

IPC (1件)：

H03K3/037

FI (1件)：

H03K3/037 Z

Fターム (5件)：

5J043AA03 , 5J043EE00 , 5J043HH02 , 5J043HH04 , 5J043JJ10

引用特許：

審査官引用 (6件)

特開平4-298115
特開平1-286609
半導体装置
公報種別：公開公報出願番号：特願平8-325082 出願人：川崎製鉄株式会社

全件表示

前のページに戻る