特許
J-GLOBAL ID：200903097897824174
荷電ビーム描画方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-238035
公開番号（公開出願番号）：特開平5-074693
出願日： 1991年09月18日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】描画マスクを構成する複数のLSIチップおよびLSIチップ領域の描画単位領域であるフレーム領域毎に1CPUでの処理を行い、フレーム単位およびチップ単位での並列処理を行う際、CPUの稼働効率を良くし、データ変換時間の大幅な高速化を図り、データ変換時間を短縮化する。【構成】描画マスク上にLSIチップのパターンを描画する荷電ビーム描画方法において、LSIチップの各フレーム領域61〜66にそれぞれ対応するフレームデータを生成してLSIチップ全体を構成する全フレーム領域のデータ生成を行う際に、複数のCPUにより複数のフレーム領域にそれぞれ対応するフレームデータを生成するように並列にデータ処理すると共に、複数のフレーム領域にそれぞれ包含される図形数に応じて複数のフレーム領域のデータ生成順序を制御することを特徴とする。
請求項（抜粋）：
試料を載置したテーブルをX方向に連続移動させながら、試料上に描画すべき集積回路チップの描画領域を所定幅に分割したフレーム領域の集合である描画ストライプ領域を荷電ビームにより描画処理し、さらに、上記テーブルをX方向と直交するY方向に上記描画ストライプ領域を単位としてステップ移動させ、上記描画ストライプ領域の描画処理を繰り返して各描画ストライプ領域を順次描画処理する荷電ビーム描画方法において、前記集積回路チップの各フレーム領域にそれぞれ対応するフレームデータを生成して集積回路チップ全体を構成する全フレーム領域のデータ生成を行う際に、複数の中央処理装置により上記複数のフレーム領域にそれぞれ対応するフレームデータを生成するように並列にデータ処理すると共に、上記複数のフレーム領域にそれぞれ包含される図形数に応じて上記複数のフレーム領域のデータ生成順序を制御することを特徴とする荷電ビーム描画方法。
FI (2件)：
H01L 21/30 341 J
, H01L 21/30 341 L
