半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-149464
公開番号（公開出願番号）：特開2002-343083
出願日： 2001年05月18日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】ロジックと同一製造プロセスで制御回路のトランジスタを製造し、かつ消費電流を低減することのできる混載メモリを提供する。【解決手段】ロジック電源電圧(VDDL)およびメモリ電源電圧(VDDH)に従って、ウェルバイアス電圧(VBB,VPP)をそれぞれ生成する。DRAMコア(DM)内における制御回路(CTL)に含まれるトランジスタを同一半導体基板上に形成されるロジックと同一製造プロセスで形成されるロジックトランジスタで構成する。このロジックトランジスタのバックゲートへ、これらのウェルバイアス電圧(VBB,VPP)を与える。

請求項（抜粋）：

少なくとも第1および第2の電源電圧を受けて動作する半導体装置であって、前記第1の電源電圧に従って、基板領域に印加される基板バイアス電圧を生成する第1のバイアス電圧生成回路、および前記第2の電源電圧に従って、前記基板バイアス電圧を生成する第2のバイアス電圧生成回路を備える、半導体装置。

IPC (4件)：

G11C 11/408 , G11C 11/407 , H01L 21/822 , H01L 27/04

FI (4件)：

G11C 11/34 354 G , G11C 11/34 354 F , H01L 27/04 G , H01L 27/04 U

Fターム (24件)：

5F038BG06 , 5F038BG09 , 5F038EZ20 , 5M024AA20 , 5M024AA32 , 5M024AA49 , 5M024AA96 , 5M024BB15 , 5M024BB29 , 5M024BB32 , 5M024BB37 , 5M024FF02 , 5M024FF03 , 5M024FF05 , 5M024FF12 , 5M024FF13 , 5M024FF22 , 5M024GG13 , 5M024KK35 , 5M024PP01 , 5M024PP02 , 5M024PP03 , 5M024PP05 , 5M024PP07

前のページに戻る