特許

J-GLOBAL ID：200903097943889448

バイアス制御回路

発明者： 笠松 秀樹
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平9-148046
公開番号（公開出願番号）：特開平10-335945
出願日： 1997年06月05日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 本発明は、FETの劣化ないし破壊からの保護と低消費電力化を図るバイアス制御回路を提供することを目的とする。【解決手段】 送信パワーアンプ105内のFETのゲート、ドレインにそれぞれ供給する、第1、第2バイアス電圧の供給タイミングを示すGATE ON信号、PABAT信号を生成する制御部104と、GATE ON信号が有効なとき第1バイアス電圧、所定の電圧をそれぞれ出力する反転型DC-DCコンバータ103、昇圧型DC-DCコンバータ101と、昇圧型DC-DCコンバータ101の出力と送信パワーアンプ105内のドレインとの間に設けられたスイッチ102と、GATE ON信号とPABAT信号がともに有効なときスイッチ102を導通し、所定の電圧を第2バイアス電圧として前記ドレインに供給するNORゲート106とを備える。

請求項（抜粋）：

FETのゲートに供給する第1バイアス電圧およびソースまたはドレインに供給する第2バイアス電圧の供給を制御するバイアス制御回路であって、第1、第2バイアス電圧の供給タイミングを示す第1信号、第2信号を生成する生成手段と、第1信号が有効なとき第1バイアス電圧をゲートに出力する第1電源手段と、第1信号が有効なとき所定の電圧を出力する第2電源手段と、第2電源の出力とソースまたはドレインとの間に設けられたスイッチ手段と、第1信号および第2信号がともに有効なときスイッチ手段を導通することにより、前記所定の電圧を第2バイアス電圧として前記ソースまたはドレインに供給する制御手段とを備えることを特徴とするバイアス制御回路。

IPC (3件)：

H03F 1/02 ,  H03F 3/189 ,  H04B 1/04

FI (3件)：

H03F 1/02 ,  H03F 3/189 ,  H04B 1/04 Z

引用特許：

審査官引用 (2件)

• 特開平3-070304
  
• マイクロ波集積回路
  公報種別：公開公報   出願番号：特願平6-243857   出願人：三菱電機株式会社