特許
J-GLOBAL ID:200903097952018352
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-278994
公開番号(公開出願番号):特開2003-084030
出願日: 2001年09月14日
公開日(公表日): 2003年03月19日
要約:
【要約】【課題】 ベストデバイスとワーストデバイスとの温度差を少なくして正常な電気特性試験を可能とし、また複数のヒートシンクを1ユニット化してバーンイン装置への脱着を可能にし、さらに改造コストの削減や装置のフレキシブル性を損なわない装置構成を実現することができる半導体装置の製造方法を提供する。【解決手段】 シンクロナスSRAMなどの半導体デバイスのバーンイン選別工程に適用され、バーンイン装置の各段には複数枚のバーンインボード11と複数枚の放熱器ユニット12とが交互に、かつ垂直に、それぞれが脱着可能に配置され、放熱器ユニット12の各ヒートシンク31は、通常、半導体デバイス23からくし型フィン41が離れた開放状態となっており、スライド機構によりベース32を移動することで、半導体デバイス23にくし型フィン41が所定の押圧力で接触した状態となり、この接触状態において電気特性試験が実行される。
請求項(抜粋):
試験対象の複数の半導体デバイスと、電気特性試験を行うための試験装置および試験用ボードと、放熱を行うための放熱器ユニットとを用意する工程と、前記試験用ボード上の各ソケットに前記複数の各半導体デバイスをそれぞれ実装し、前記試験用ボードを前記試験装置に供給する工程と、前記試験用ボードを前記試験装置に供給した状態で、前記試験用ボード上の各ソケット内の各半導体デバイスに前記放熱器ユニットの各ヒートシンクを接触させる工程と、前記各半導体デバイスに前記放熱器ユニットの各ヒートシンクを接触させた状態で、前記各半導体デバイスの電気特性試験を行う工程と、前記電気特性試験の結果、良品の半導体デバイスを製品として出荷する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (3件):
G01R 31/26
, H01L 21/66
, H01L 23/40
FI (4件):
G01R 31/26 H
, G01R 31/26 J
, H01L 21/66 H
, H01L 23/40 Z
Fターム (19件):
2G003AA00
, 2G003AB00
, 2G003AC01
, 2G003AD03
, 2G003AF06
, 2G003AG01
, 2G003AG08
, 2G003AH05
, 4M106AA02
, 4M106BA14
, 4M106CA56
, 4M106CA60
, 4M106CA70
, 4M106DH02
, 4M106DH11
, 4M106DJ34
, 5F036BB01
, 5F036BB05
, 5F036BC09
前のページに戻る