特許

J-GLOBAL ID：200903097964935652

半導体素子の製造方法

発明者： 崔 ▲ぎょん▼根 ,  朴 興洛
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 荒船 博司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-351619
公開番号（公開出願番号）：特開平10-199970
出願日： 1996年12月27日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 低抵抗層と誘電体膜とが接触する部分が接触する部分をなくすことにより、半導体素子の絶縁性及び強誘電特性を向上することができるキャパシターを有する半導体素子の製造方法を提供する。【解決手段】 半導体基板を供給する工程と、前記下部絶縁層の上部に第1金属層を形成する工程と、前記第1金属層上部にルテニウム酸化膜を形成する工程と、金属配線マスクを用いたエッチング工程により、前記ルテニウム酸化膜と第1金属層を順次エッチングする工程と、前記エッチングされた第1金属層の側壁に選択的にタングステン膜を形成する工程と、全体構造の表面上部に絶縁膜を形成する工程と、金属配線コンタクトマスクを用いたエッチング工程により、前記絶縁膜を選択的に除去して前記第1金属層を露出させるコンタクトホールを形成する工程と、前記コンタクトホールを介し、前記第1金属層に接続する第2金属層を形成する工程と、を含んで金属配線を形成する。

請求項（抜粋）：

半導体基板を供給する工程と、前記下部絶縁層の上部に第1金属層を形成する工程と、前記第1金属層上部にルテニウム酸化膜を形成する工程と、金属配線マスクを用いたエッチング工程により、前記ルテニウム酸化膜と第1金属層を順次エッチングする工程と、前記エッチングされた第1金属層の側壁に選択的タングステン膜を形成する工程と、全体構造の表面上部に絶縁膜を形成する工程と、金属配線コンタクトマスクを用いたエッチング工程により、前記絶縁膜を選択的に除去して前記第1金属層を露出させるコンタクトホールを形成する工程と、前記コンタクトホールを介し、前記第1金属層に接続する第2金属層を形成する工程と、を含んで金属配線を形成することを特徴とする半導体素子の製造方法。