フラクショナルNシンセサイザのスプリアスキャンセル回路

発明者：
出願人/特許権者：
代理人 (1件)：福山正博
公報種別：公開公報
出願番号（国際出願番号）：特願平3-265283
公開番号（公開出願番号）：特開平5-243994
出願日： 1991年09月17日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】D/Aコンバータを不要とし、簡易な構成で、低コストなフラクショナルNシンセサイザのスプリアスキャンセル回路を提供する。【構成】電圧制御発振器の出力をカウントし、カウント出力を前記位相比較器の前記他入力パルスとして出力するカウンタの分周比を、入力データをアキュームレートするアキュームレータがオーバーフロー時に上記カウンタの分周比を変化させように構成したフラクショナルNシンセサイザに、マスタークロックをバイナリカウントするバイナリカウンタと、アキュームレータ出力がバイナリカウンタの出力よりも大きいとき出力を発生するマグネチュードコンパレータと、マグネチュードコンパレータの出力と接地間に接続されたコンデンサと、基準周波数パルスでトリガされ、所定のパルスを発生するパルスジェネータと、パルスジュネレータからの出力でON/OFF制御され、ON時に前記マグネチュードコンパレータ出力を前記位相比較器出力に加えるスイッチとを設け、D/Aコンバータを不要とする。

請求項（抜粋）：

マスタークロックを分周して基準周波数パルスを出力する分周器と、前記基準周波数パルスと、他入力パルスとの位相差誤差信号を出力する位相比較器と、この位相比較器の出力を平滑化するループフィルタと、このループフィルタの出力により発振周波数が制御される電圧制御発振器と、この電圧制御発振器の出力をカウントし、カウント出力を前記位相比較器の前記他入力パルスとして出力するカウンタと、入力データをアキュームレートし、オーバーフロー時に前記カウンタの分周比を変化させるアキュームレータと、マスタークロックをバイナリカウントするバイナリカウンタと、前記アキュームレータの出力が前記バイナリカウンタの出力よりも大きいとき出力を発生するマグネチュードコンパレータと、前記マグネチュードコンパレータの出力と接地間に接続されたコンデンサと、前記基準周波数パルスでトリガされ、所定のパルスを発生するパルスジェネータと、前記パルスジュネレータからの出力でON/OFF制御され、ON時に前記マグネチュードコンパレータ出力を前記位相比較器出力に加えるスイッチと、を備えて成ることを特徴とするフラクショナルNシンセサイザのスプリアスキャンセル回路。

前のページに戻る