複数のしきい電圧を有するメモリのセンシング回路

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-007135
公開番号（公開出願番号）：特開平11-260082
出願日： 1999年01月14日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】素子の特性に関係なくしきい電圧の各分布幅間の間隔を最適化し得る、複数のしきい電圧を有するメモリのセンシング回路を提供しようとするものである。【解決手段】メモリ100 に連結された電流ミラー200 と、電流ミラー200 に出力端が連結され、メモリセルとは異なる分布特性のしきい電圧に変換する第1量子化電圧発生回路301 と、第1量子化電圧発生回路301 の接地電圧VSS に代えて量子化電圧の間隔の半分の電源電圧VREF/2が印加される第2量子化電圧発生回路30と、電流ミラー200 ,第1量子化電圧発生回路301 及び第2量子化電圧発生回路302 が共通連結されたノードから出力された電圧と基準電圧分配器400 から出力された基準電圧とを比較する比較部500 と、比較部500 の出力をデコーディングして出力するデコーディング論理回路600 と、を含んでセンシング回路を構成した。

請求項（抜粋）：

選択されたメモリセルのビットラインに流れる電流を入力し、予め設定された特性に基づく量子化によりメモリセルにおけるしきい電圧の分布特性とは異なる分布特性のしきい電圧に変換する量子化電圧発生回路として、第1量子化電圧発生回路と、該第1量子化電圧発生回路に対して量子化電圧を量子化電圧の間隔の半分だけシフトさせた第2量子化電圧発生回路と、を備え、前記第1量子化電圧発生回路の出力と前記第2量子化電圧発生回路の出力との加算値を、複数の基準値とそれぞれに比較してしきい電圧を判読するよう構成したことを特徴とする複数のしきい電圧を有するメモリのセンシング回路。

IPC (3件)：

G11C 16/04 , G11C 16/06 , G11C 16/02

FI (3件)：

G11C 17/00 621 A , G11C 17/00 634 C , G11C 17/00 641

前のページに戻る