特許
J-GLOBAL ID：200903097985738792

暴走検知機能付きコンピュータ

発明者：
並木 秀夫

並木 秀夫 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-329329
公開番号（公開出願番号）：特開平11-161548
出願日： 1997年11月28日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】 従来の暴走検知機能付きコンピュータにおいて、ウォッチドッグタイマーの設定時間が長すぎるとCPUの暴走の検出が遅れて被害が大きくなり、また短すぎるとCPUのアクセス処理の負荷が増大するという問題があった。【解決手段】 同図において、CPU1と、同CPU1とバス線50を介して接続されるROM2と、同CPU1とバス線50を介して接続されるRAM3と、同CPU1とバス線50を介して接続されるEEPROM4と、同CPU1とバス線50を介して接続していてスタックエリアオーバーフロー検出用レジスタ5とスタックオーバーフロー検出回路6を有するゲートアレイ7と、上記CPU1と信号線8を介して接続されるとともに信号線9を介して上記ゲートアレイ7に接続されるCPUリセット回路10とから構成されている。
請求項（抜粋）：
CPUと各種のメモリとを備えるコンピュータであって、上記CPUの不正なメモリアクセスを検出する不正メモリアクセス検出手段と、上記不正メモリアクセス検出手段と接続されるとともに、同不正メモリアクセス検出手段が出力するCPUリセット要求信号を入力し上記CPUをリセットするCPUリセット手段とを具備することを特徴とする暴走検知機能付きコンピュータ。
IPC (3件)：
G06F 12/14 310 ,  G06F 1/24 ,  G06F 11/30 305
FI (3件)：
G06F 12/14 310 H ,  G06F 11/30 305 H ,  G06F 1/00 350 B
引用特許：
審査官引用 (3件)
  • 特開昭63-136230
  • 特表平7-507651
  • 特開平2-293939

前のページに戻る

TOP

BOTTOM