特許
J-GLOBAL ID：200903098001078092
フラツシユEEPROMセルのプログラム方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-053656
公開番号（公開出願番号）：特開平5-081884
出願日： 1992年03月12日
公開日（公表日）： 1993年04月02日
要約：
【要約】 (修正有)【目的】メモリアレイ内のEEPROMセルの改善されたプログラム方法であって、セルページがアレイ内の他のセルページに影響を与えずにプログラムかつ消去可能であり、個々のセルがアレイ内の他のセルに影響を与えずに再プログラム可能である。【構成】フラッシュEEPROMセルのnXnメモリアレイ10の部分で、セル12はワードラインWLOに接続されたコントロール/フローティングゲート14と、ビットラインBLOに取付けられたドレイン16と、Vss線に接続されたソース18とを備える。アレイ内のセルは「ページ」に配列される。ページは、ソース端子が共通のVss線に結合されかつコントロールゲートが共通のワードラインに結合された一連のセルとして規定される。メモリアレイ10内のセルを消去するには、そのまま置いておかれるべきページのワードラインにVppに近い電圧を、供給して、セルページの選択的消去が実行される。
請求項（抜粋）：
フラッシュEEPROMセルのプログラム方法であって、複数のフラッシュEEPROMセルを含むアレイ内で使用するためのものであり、前記フラッシュEEPROMセルの各々がプログラムかつ消去可能であり、アレイが、セルのソースに共通のVss線と、特定のセルの各々の連続の各々のコントロール/フローティングゲートに各共通の複数の各ワード線と、その特定的セルの各々の連続における特定の各位置におけるセルのドレインに各共通の複数の各ビット線とを含み、その方法が、Vss線とメモリアレイのワード線の少なくとも1つとに結合されたセルをプログラムするステップと、Vss線とワード線の少なくとも1つとに結合されたセルを消去するステップと、前記消去ステップの過程において、Vss線とワード線の少なくとも1つの双方に結合されたセルを除くセルの消去を禁止するステップと、Vss線とワード線の少なくとも1つとに結合された個々のセルを選択的にプログラムするステップとを含む、方法。
FI (2件)：
G11C 17/00 309 C
, G11C 17/00 309 A
