特許

J-GLOBAL ID：200903098005687352

半導体集積回路装置

発明者： 木内 淳 ,  小島 浩嗣 ,  平木 充
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-052970
公開番号（公開出願番号）：特開平11-233647
出願日： 1998年02月18日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 低消費電力で高性能化を図りつつ、簡単な構成により安定動作を可能にした半導体集積回路装置を提供する。【解決手段】 CMOS回路を構成する第1導電型と第2導電型MOSFETと、上記MOSFETが形成される基板とウェル領域とを備え、かつ、上記基板とウェル領域には上記MOSFETのソースが接続される電源電圧とは独立の電源ラインでバイアス電圧を供給するものにおいて、上記第1導電型と第2導電型MOSFETを含む論理ゲートの複数個を、複数の信号が並行して伝達されるように並べて配置するとともに、電源電圧及び回路の接地電位を供給する電源供給線を主電源供給線とそれより分岐された分岐電源供給線として上記複数個の論理ゲートのうち信号伝達方向に並べられたもの同志を同一の分岐電源供給線にそって配置して給電を行う。

請求項（抜粋）：

第1導電型のウェル領域内に形成された第2導電型の第1MOSFETと、第1導電型のウェル領域が形成される第2導電型のウェル領域又は半導体基板に形成された第1導電型の第2MOSFETと、上記第1MOSFETと第2MOSFETとが非動作状態のときに、上記第1MOSFETのしきい値電圧を高くするようなバックバイアスを上記第1導電型のウェル領域に与える第1バイアス電圧供給回路と、上記第1MOSFETと第2MOSFETとが非動作状態のときに、上記第2MOSFETのしきい値電圧を高くするようなバックバイアスを上記第2導電型のウェル領域又は半導体基板に与える第2バイアス電圧供給回路とを備え、上記第1MOSFETと第2MOSFETを含む論理ゲートの複数個を、複数の信号が並行して伝達されるように並べて配置するとともに、電源電圧及び回路の接地電位と、上記第1バイアス電圧及び第2バイアス電圧を供給する電源配線を基幹配線とそれより分岐された分岐配線として上記複数個の論理ゲートのうち信号伝達方向に並べられたもの同志を同一の分岐配線にそって配置して給電を行うようにしてなることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/08 321 F ,  H01L 21/82 D ,  H01L 27/04 D