特許

J-GLOBAL ID：200903098008122623

半導体装置

発明者： 岡田 輝孝
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099299
公開番号（公開出願番号）：特開平5-299598
出願日： 1992年04月20日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 複数の電源系統間に必要となる静電保護素子の数を削減する。その結果、複数の電源系統を有する画像メモリ等のチップサイズを縮小し、その低コスト化を推進する。【構成】 複数の電源系統を有する画像メモリ等の静電保護回路を、対向する拡散層L11〜L14ないしL71〜L72からなり、かつその一方が実質的に対応する電源電圧供給端子VCC1〜VCC6あるいは接地電位供給端子VSS1〜VSS7に結合されその他方が静電保護素子結合配線ESBを介して共通結合される複数の静電保護素子を基本に構成する。これにより、電源電圧供給端子又は接地電位供給端子に対応して1個の静電保護素子を設けるだけで、すべての電源系統の組み合わせに対応しうる静電保護回路を実現できる。

請求項（抜粋）：

複数の電源電圧供給端子及び/又は接地電位供給端子と、その一方が実質的に対応する上記電源電圧供給端子又は接地電位供給端子に結合されその他方が所定の結合配線を介して共通結合される複数の静電保護素子とを具備することを特徴とする半導体装置。

IPC (4件)：

H01L 27/10 491 ,  H01L 27/10 437 ,  G11C 11/401 ,  H01L 27/04