特許
J-GLOBAL ID：200903098026479644
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平5-220521
公開番号（公開出願番号）：特開平7-058277
出願日： 1993年08月13日
公開日（公表日）： 1995年03月03日
要約：
【要約】 (修正有)【目的】 発熱量の大きな電力素子から発熱量の小さな制御素子を遮断し、保証精度の向上を実現したマルチチップパッケージ構造の半導体装置を提供する。【構成】 複数の半導体素子1を収容し、電気的に接続されている複数のアウターリード8が導出しているパッケージ71からなる第1の構体と、半導体素子2を収容するパッケージ72と電気的に接続されている複数のアウターリ-ド82が導出している第2の構体とがある。パッケ-ジ71は、上部表面に突起12及びその内部に達するリ-ド挿入孔9を有し、これにアウターリード82を挿入して素子1と素子2とを電気的に接続し、パッケージ72を突起12に当接させパッケージ71と72との間に空間11を設けて、制御素子の環境温度が電力素子の発熱の影響を殆ど受けなくする。
請求項（抜粋）：
複数の半導体素子を収容し、この半導体素子と電気的に接続されている複数のリードが導出しているパッケージからなる第1の構体と、少なくとも1つのパッケ-ジからなり、このパッケージは少なくとも1つの半導体素子を収容し、この半導体素子と電気的に接続されている複数のリ-ドが導出している第2の構体とを備え、前記第1の構体のパッケ-ジは上部表面に突起及びその内部に達するリ-ド挿入孔を有し、前記リード挿入孔に前記第2の構体のパッケージから導出する前記リードを挿入して前記第1の構体のパッケージ内の半導体素子と前記第2の構体のパッケージ内の半導体素子とを電気的に接続し、前記第2の構体のパッケージを前記突起に当接させることによって前記第1の構体のパッケージと前記第2の構体のパッケージとの間には空間を設けることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
