特許

J-GLOBAL ID：200903098039428283

並列処理コンピュ-タ・システム

発明者： キット エム チョウ ,  マイケル ダブリュー メイヤー ,  ピー キース ミュラー ,  アラン ピー アダムソン
出願人/特許権者： エヌシーアール インターナショナル インコーポレイテッド
代理人 (1件)： 西山 善章
公報種別：公開公報
出願番号（国際出願番号）：特願平11-063739
公開番号（公開出願番号）：特開平11-328135
出願日： 1999年02月04日
公開日（公表日）： 1999年11月30日
要約：

【要約】 (修正有)【課題】高度に拡張可能な並列処理コンピュータ・システム・アーキテクチャを提供する。【解決手段】アプリケーションを実行するための複数のコンピューティング・ノード200と、各々が複数の記憶資源に連結された複数の入出力ノード212と、の間での通信を可能にするネットワークを含んだ相互接続ファブリック106とをそなえ、またこのネットワークには、複数のスイッチ・ノード810をもったg(logbN)より多いスイッチ・ノード・ステージ812を有していて、いかなるネットワーク入力ポートとネットワーク出力ポートとの間でも複数の経路を提供する。

請求項（抜粋）：

アプリケーションを実行するための複数のコンピューティング・ノードと各々が複数の記憶資源に通信可能に連結された複数の入出力(I/O)ノードと、前記コンピューティング・ノードのどれでもと前記入出力ノードのどれでもとの間での通信を可能にする相互接続ファブリックとを含む並列処理システムであって、前記相互接続ファブリックは、複数のネットワーク入力ポートと複数のネットワーク出力ポートとを介して前記コンピューティング・ノードと入出力ノードとを接続するためのネットワークを含み、前記ネットワークは、g(logbN)より多いスイッチ・ノード・ステージに配列された複数のスイッチ・ノードを含んでおり、ここでbはスイッチ・ノード入出力ポートの総数であり、Nはネットワーク入出力ポートの総数であり、またg(x)は引き数xより小さくない最小の整数を与えるシーリング関数であり、それによって前記スイッチ・ノード・ステージは、いかなるネットワーク入力ポートとネットワーク出力ポートとの間でも複数の経路を提供し、前記スイッチ・ノードは、前記ネットワークの最も高いスイッチ・ノード・ステージにおいて複数のバウンスバック点を与えるように構成されており、前記バウンスバック点は、前記ネットワーク内でメッセージを方向づけするスイッチ・ノードから前記ネットワークを介してその負荷平衡メッセージをスイッチ・ノード間で論理的に区別することを特徴とする並列処理コンピュータ・システム。

IPC (3件)：

G06F 15/167 ,  G06F 15/173 ,  G06F 15/177 682

FI (3件)：

G06F 15/167 C ,  G06F 15/173 G ,  G06F 15/177 682 L

引用特許：

審査官引用 (2件)

• 再構築可能な故障耐久性能ある多重相互接続ネットワークとそのプロトコル
  公報種別：公開公報   出願番号：特願平4-134496   出願人：エヌ・シー・アール・コーポレイション
• 並列処理計算機
  公報種別：公開公報   出願番号：特願平6-034384   出願人：三洋電機株式会社, 技術研究組合新情報処理開発機構