特許

J-GLOBAL ID：200903098044147063

半導体集積回路

発明者： 金銅 恒
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069501
公開番号（公開出願番号）：特開2000-269343
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 セルベース方式で設計され配置配線された後の、タイミング調整を行い易くし、設計工数の削減や、設計期間の短縮を図る。【解決手段】 インバータ回路1は、セルライブラリに登録された種々のマクロ化された回路のセルの1つであり、セルベース方式で設計された半導体集積回路に用いられる。該インバータ回路1においては、予め冗長トランジスタTP1〜TP3、TN1〜TN3を含む。タイミング調整は、該当するセル内のこのような冗長トランジスタを用いて行う。このため、タイミング制約違反が発生した場合、セル内部の修正で対処することができる。従って、セルなどの再配置や、挿入の必要がなくなる。

請求項（抜粋）：

セルライブラリに登録された種々のマクロ化された回路のセルを用いたセルベース方式で設計された半導体集積回路において、予め冗長トランジスタを含むようにされた前記セルのレイアウトパターンを有していることを特徴とする半導体集積回路。

IPC (4件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/00

FI (3件)：

H01L 21/82 B ,  H03K 19/00 C ,  H01L 27/04 A

Fターム (25件)：

5F038AR09 ,  5F038AR20 ,  5F038AZ10 ,  5F038CA02 ,  5F038CA04 ,  5F038CA17 ,  5F038CA18 ,  5F038CD09 ,  5F038CD12 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB02 ,  5F064CC12 ,  5F064DD02 ,  5F064DD05 ,  5F064DD07 ,  5J056AA00 ,  5J056AA03 ,  5J056AA39 ,  5J056BB59 ,  5J056CC05 ,  5J056DD13 ,  5J056DD29 ,  5J056HH04