特許

J-GLOBAL ID：200903098060268300

半導体論理回路

発明者： 前田 輝彰
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-108543
公開番号（公開出願番号）：特開平6-318862
出願日： 1993年05月10日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】本発明は製造プロセスでのしきい値の調整を行うことなく、異なる入力レベルに対応して、正常に動作し得る半導体論理回路を提供することを目的とする。【構成】CMOSインバータ回路で、設定された複数の抵抗値の中から任意の抵抗値を選択可能とした抵抗値選択回路1が、トランジスタTr1のソースと電源Vccとの間と、トランジスタTr2のソースと電源Vssとの間との少なくともいずれかに介在される。また、バックバイアス電源VBBと電源Vssとに基づいて設定された複数レベルのバイアス電圧の中から任意のバイアス電圧を選択可能としたバイアス電圧選択回路2が、トランジスタTr2のバックゲートに接続される。また、並列に接続されたMOSトランジスタTr4〜Tr6のゲートにはそれぞれスイッチ回路3を介して入力信号INが入力される。

請求項（抜粋）：

PチャネルMOSトランジスタ(Tr1)とNチャネルMOSトランジスタ(Tr2)とからCMOSインバータ回路を構成し、前記トランジスタ(Tr1)のソースに高電位側電源を供給し、前記トランジスタ(Tr2)のソースに低電位側電源を供給し、前記両トランジスタ(Tr1,Tr2)のゲートに入力信号(IN)を入力し、前記両トランジスタ(Tr1,Tr2)のドレインから出力信号(OUT)を出力する半導体論理回路であって、予め設定された複数の抵抗値の中から任意の抵抗値を選択可能とした抵抗値選択回路(1)を前記トランジスタ(Tr1)のソースと高電位側電源(Vcc)との間と、前記トランジスタ(Tr2)のソースと低電位側電源(Vss)との間との少なくともいずれかに介在させたことを特徴とする半導体論理回路。

IPC (2件)：

H03K 19/0185 ,  H03K 19/0948

FI (2件)：

H03K 19/00 101 D ,  H03K 19/094 B