特許

J-GLOBAL ID：200903098062744362

単電子トンネル論理素子及び記憶装置

発明者： 日 暮 等
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-227526
公開番号（公開出願番号）：特開平7-086614
出願日： 1993年09月13日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 単電子二重トンネル接合論理素子の特性を生かし、MOSトランジスタを用いた場合よりも少ない素子数で構成した論理ゲート又は記憶装置を提供する。【構成】 微小な接合容量を有する2つの単電子トンネル接合201,202が直列に接続され一端が接地された二重トンネル接合構造と、二重トンネル接合構造の他端に接続された出力読み出し端子208と、二重トンネル接合構造の他端に一端が接続され、他端がバイアス電圧印加端子207に接続された負荷素子205と、二重トンネル接合構造の中間電極にそれぞれ一端が接続され、他端が2つの入力端子210、211にそれぞれ接続された2つの容量203、204とを備える。

請求項（抜粋）：

2つの単電子トンネル接合が直列に接続された二重トンネル接合構造であって、一端が接地された前記二重トンネル接合構造と、前記二重トンネル接合構造の他端に接続された出力読み出し端子と、前記二重トンネル接合構造の前記他端に一端が接続され、他端がバイアス電圧印加端子に接続された負荷素子と、前記二重トンネル接合構造の中間電極にそれぞれ一端が接続され、他端が2つの入力端子にそれぞれ接続された2つの容量とを備えたことを特徴とする単電子トンネル論理素子。

IPC (5件)：

H01L 29/80 ,  H01L 27/10 371 ,  H01L 29/06 ,  H01L 29/88 ,  H01L 49/00

FI (2件)：

H01L 29/80 A ,  H01L 29/88 Z