特許

J-GLOBAL ID：200903098063911491

マルチポートメモリ

発明者： 瀬川 裕一
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-069269
公開番号（公開出願番号）：特開平8-273360
出願日： 1995年03月28日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】 デュアルポートメモリのポート間での相互干渉を低減する。【構成】 ビット線BA及びBANは、隣接するメモリセル間で交互にツイストされる。ビット線BA及びBANがツイストされたメモリセルでは、パストランジスタTN1及びTN2の、メモリセルのフリップフロップへの接続も変更(交差)される。従って、ビット線BA及びBANの配置位置がツイストで入れ替わったとしても、Aポートから書き込んだ論理状態をBポートで読み出す際に、論理状態が反転してしまうことがない。あるいはBポートで書き込んだデータをAポートで読み出す場合も、論理状態が反転してしまうことがない。従って、メモリの入出力で適宜ビットデータを反転する必要がなく、アクセスタイムの延長がない。

請求項（抜粋）：

マトリックス状にメモリセルが配列されたメモリセルマトリックスに対して、行方向にN組のワード線、及び列方向にN組のビット線を備え、N個の各ポートから独立してアドレス指定し、アクセスできるようにしたマルチポートメモリにおいて、少なくとも書き込みアクセスが可能なポートと、少なくとも読み出しアクセスが可能な他のポートとにあって、いずれのポートの前記ビット線も、正論理ビット線及び負論理ビット線でなるビット線対とされ、又、一方のポートをツイストビット線対ポートとし、他方のポートを固定ビット線対ポートとし、前記ツイストビット線対ポートのビット線対は、前記メモリセルマトリックスにあって周期的にツイストされ、これによって、ビット線対の配置位置が入れ替わったビットデータ反転区間、及び入れ替わらないビットデータ非反転区間が交互に周期的に存在し、一方、前記固定ビット線対ポートのビット線対は、前記ビットデータ反転区間及びビットデータ非反転区間が交互に存在する区間にはツイストされず、前記ツイストビット線対ポートのビット線対の各ビット線に対して引き出される配線の信号の論理が、ビット線へ同一方向に引き出される前記固定ビット線対ポートのビット線対のビット線に対する配線の信号の論理と同一の、前記メモリセルの1つとして用いられる正論理メモリセルと、前記ツイストビット線対ポートのビット線対の各ビット線に対して引き出される配線の信号の論理が、ビット線へ同一方向に引き出される前記固定ビット線対ポートのビット線対のビット線に対する配線の信号の論理と逆の、前記メモリセルの1つとして用いられる負論理メモリセルとを備え、前記ビットデータ非反転区間には前記正論理メモリセルが配列され、一方、前期ビットデータ反転区間には前記負論理メモリセルが配列されていることを特徴とするマルチポートメモリ。