特許
J-GLOBAL ID：200903098091105328
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-126866
公開番号（公開出願番号）：特開平6-338613
出願日： 1993年05月28日
公開日（公表日）： 1994年12月06日
要約：
【要約】【構成】 a-SiTFTの製造方法に関し、半導体活性層4或いはチャネル保護膜21の最下層部4a,21aを中間層部4b,21b及び最上層部4c,21cに比べ低速に成膜するか或いは半導体活性層4の最下層部4a及び最上層部4cを中間層部4bに比べ低速に成膜する工程を備えている。【効果】 半導体活性層4或いはチャネル保護膜21の成膜速度の高速化を行っても、所望のTFT特性を得ることができる。
請求項（抜粋）：
絶縁基板上にゲート電極、ゲート絶縁膜、半導体活性層、低抵抗半導体膜、ソース電極及びドレイン電極を形成してなる薄膜トランジスタの製造方法において、前記半導体活性層は前記絶縁基板に近い側より最下層部、中間層部及び最上層部からなり、前記最下層部は前記中間層部及び前記最上層部に比べ低速に成膜することを特徴とする薄膜トランジスタの製造方法。
引用特許：
出願人引用 (5件)
-
特開平1-302768
-
特開昭58-086776
-
特開平2-025074
-
特開平2-278879
-
特開平1-217422
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
