特許
J-GLOBAL ID:200903098115887128

制御用コンピュータ

発明者:
出願人/特許権者:
代理人 (2件): 下田 容一郎 ,  田宮 寛祉
公報種別:公開公報
出願番号(国際出願番号):特願2002-296739
公開番号(公開出願番号):特開2004-133635
出願日: 2002年10月09日
公開日(公表日): 2004年04月30日
要約:
【課題】制御中のROM/RAM故障レジスタ故障を発見すべく常時故障診断を実施し、異常時にはアシスト動作を停止させることによりシステムが重大な故障モードに至ることを防止する制御用コンピュータを提供する。【解決手段】ROM領域は複数の所定数のバイトデータからなるセルから成り、制御対象に対して制御を行う通常制御期間と制御用コンピュータの故障診断を行う診断用期間から成るマシンサイクルで制御を行う制御手段と、診断用期間毎に複数のセルのうち一部のセルのデータの加算を行い、前回診断用期間に得られた一部のセルのデータの加算値に今回診断用期間に他の一部のセルのデータを加算し、ROM領域の全てのセルについてのデータの加算値が得られたとき、加算値の合計と規定値とを比較する演算手段を備え、演算手段による加算値の合計と規定値との比較に基づいて故障検出を行う。【選択図】 図1
請求項(抜粋):
ROM領域を有する制御用コンピュータにおいて、 前記ROM領域は複数の所定数のビットからなるセルによって構成され、 制御対象に対して制御を行う通常制御期間と前記制御用コンピュータの故障診断を行う診断用期間から成るマシンサイクルで制御を行う制御手段と、 前記診断用期間毎に前記複数のセルのうち一部のセルのデータの加算を行い、前回診断用期間に得られた一部のセルのデータの加算値に今回診断用期間に他の一部のセルのデータを加算し、前記ROM領域の全てのセルについてのデータの加算値が得られたとき、加算値の合計と規定値とを比較する演算手段を備え、 前記演算手段による前記加算値の合計と前記規定値との比較に基づいて故障検出を行うことを特徴とする制御用コンピュータ。
IPC (3件):
G06F12/16 ,  B62D5/04 ,  G06F11/22
FI (5件):
G06F12/16 330C ,  G06F12/16 320B ,  B62D5/04 ,  G06F11/22 310J ,  G06F11/22 350B
Fターム (13件):
3D033CA16 ,  3D033CA20 ,  3D033CA31 ,  5B018GA01 ,  5B018GA03 ,  5B018HA13 ,  5B018JA21 ,  5B018NA04 ,  5B018QA04 ,  5B048AA15 ,  5B048AA19 ,  5B048CC04 ,  5B048CC14
引用特許:
審査官引用 (1件)

前のページに戻る