クロック生成用PLL回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-262813
公開番号（公開出願番号）：特開平11-088156
出願日： 1997年09月10日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】動作条件が変化しても、クロックの位相制御の範囲を調整する必要がなく、クロックの位相ずれを改善することができるクロック生成用PLL回路を提供する。【解決手段】位相比較器1,LPF2,VCO3,分周器4によって構成されるPLL回路は、クロックfckを発生する。位相比較器8,LPF9,VCO10,分周器11によって構成されるPLL回路は、クロックfsub を発生する。シフトレジスタ6は、分周器4の出力をクロックfsub によってシフトする。切換回路7の入力端子aには分周器4の出力が入力され、入力端子bにはシフトレジスタ6の出力が入力される。切換回路7はこれらを選択的に出力し、被比較信号として位相比較器1に供給する。

請求項（抜粋）：

入力された基準信号にロックしたクロックを生成するクロック生成用PLL回路において、前記基準信号と第1の被比較信号との位相を比較する第1の位相比較器と、前記第1の位相比較器の出力を平滑して第1の制御電圧を得る第1のローパスフィルタと、前記第1の制御電圧が入力され、前記第1の制御電圧に応じた第1のクロックを生成して出力する第1の電圧制御発振器と、前記第1のクロックを分周する第1の分周器と、前記基準信号と第2の被比較信号との位相を比較する第2の位相比較器と、前記第2の位相比較器の出力を平滑して第2の制御電圧を得る第2のローパスフィルタと、前記第2の制御電圧が入力され、前記第2の制御電圧に応じた第2のクロックを生成して出力する第2の電圧制御発振器と、前記第2のクロックを分周して前記第2の位相比較器に前記第2の被比較信号として入力する第2の分周器と、前記第1の分周器の出力を、前記第2のクロックによってシフトするシフトレジスタと、前記第1の分周器の出力を一方の入力端子に入力すると共に、前記シフトレジスタの出力を他方の入力端子に入力し、これらの入力の選択的出力を前記第1の被比較信号として前記第1の位相比較器に入力する切換回路とを備えて構成したことを特徴とするクロック生成用PLL回路。

前のページに戻る