特許

J-GLOBAL ID：200903098124231774

マルチプロセッサ装置

発明者： 加藤 周志
出願人/特許権者： 甲府日本電気株式会社
代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平10-031842
公開番号（公開出願番号）：特開平11-232229
出願日： 1998年02月13日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 コールドリセット時における電流変動が抑制されたマルチプロセッサ装置を提供する。【解決手段】 コールドリセットの対象となるプロセッサ101〜103、201〜203および301は、3個のリセットグループ1〜3に分割されている。リセットグループでは、リセット信号に応じて当該リセットグループ内の全プロセッサのリセット動作を行い、全てのリセット動作が終了したときにリセット完了信号を出力するグループ内リセット完了報告手段150、250を具備している。そして、各リセットグループが出力するグループ内リセット完了信号が他のリセットグループにリセット信号として供給され、各リセットグループ1〜3でのリセット動作が連鎖的に行われる。

請求項（抜粋）：

コールドリセットの対象となるプロセッサを複数のリセットグループに分割してなり、各リセットグループが、リセット信号に応じて当該リセットグループ内の全プロセッサのリセット動作を行い、全てのリセット動作が終了したときにリセット完了信号を出力するグループ内リセット完了報告手段を具備し、各リセットグループが出力するグループ内リセット完了信号を他のリセットグループにリセット信号として供給することにより各リセットグループでのリセット動作を連鎖的に行わせるようにしたことを特徴とするマルチプロセッサ装置。

IPC (2件)：

G06F 15/16 ,  G06F 1/24

FI (2件)：

G06F 15/16 420 Z ,  G06F 1/00 350 B

引用特許：

審査官引用 (4件)

• 特開平2-118868
  
• 特開昭60-116067
  
• 特開平2-166505
  
• 特開平4-304528