特許

J-GLOBAL ID：200903098127558820

半導体装置の製造方法

発明者： 大平 廣吉
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234573
公開番号（公開出願番号）：特開2001-060568
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 スクライブ工程の際にチップサイドにAlのかえりの発生を抑制することにより半導体チップの品質を向上させた半導体装置の製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、スクライブライン21にポリシリコンパッド15が形成されたウエハを準備する工程と、ポリシリコンパッド15にTEG測定のための測定用針を接触させてウエハの電気的な試験を行う工程と、ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップ22,23を形成する工程と、前記半導体チップにTCP実装を行う工程と、を具備するものである。これにより、チップサイドにAlのかえりの発生を抑制できる。

請求項（抜粋）：

スクライブラインにポリシリコンパッドが形成されたウエハを準備する工程と、ダイシングブレードを用いて前記ウエハをダイシングすることにより、複数の半導体チップを形成する工程と、前記半導体チップにTCP実装を行う工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/301 ,  H01L 21/66

FI (2件)：

H01L 21/78 L ,  H01L 21/66 E

Fターム (4件)：

4M106AA01 ,  4M106AD02 ,  4M106AD08 ,  4M106BA01