DRAM回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-201685
公開番号（公開出願番号）：特開平6-052679
出願日： 1992年07月29日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】ワード線に電源電圧より高い選択レベルの信号が印加される期間を短かくして信頼性を向上させ、かつ1回のワード線の選択で高速読出しできるデータの数を多くする。【構成】制御回路5を、所定の期間アクティブレベルとなるパルス状のプリチャージ信号PRCを出力した後所定のワード線に通常の電源電圧Vccより高い電圧で所定の期間選択レベルとなるパルス状の信号を供給し、このワード線の信号が選択レベルの期間中に活性化制御信号SAP,SANを活性化レベルとし、この後所定の期間径過後所定のワード線に通常の電源電圧Vccより高い電圧で所定の期間選択レベルとなるパルス状の信号を供給し、この後活性化制御信号SAP,SANを非活性レベルにすると共に次の周期のプリチャージ信号PRCを発生する回路とする。

請求項（抜粋）：

複数のワード線、複数のディジット線、並びにそれぞれスイッチングトランジスタ及び容量素子を含み前記ワード線及びディジット線の交差部に設けられ対応するワード線の信号が選択レベルのとき前記スイッチングトランジスタがオンとなり対応するディジット線からのデータを書込み記憶し記憶しているデータをこのディジット線に伝達する複数のメモリセルを備えたメモリセルアレイと、プリチャージ信号に従って前記複数のディジット線を所定のレベルにプリチャージするプリチャージ回路と、前記複数のディジット線とそれぞれ対応して設けられ活性化制御信号が活性化レベルのとき活性化し対応するディジット線のデータを増幅する複数のセンス増幅器と、データ入出力線と、列選択信号に従って前記複数のディジット線のうちの1つと前記データ入出力線とを接続する列選択回路と、前記ワード線に供給する信号、前記プリチャージ信号、前記活性化制御信号、及び前記列選択信号を発生する制御回路とを有するDRAM回路において、前記制御回路を、所定の期間アクティブレベルとなるパルス状の前記プリチャージ信号を出力した後所定のワード線に通常の電源電圧より高い電圧で所定の期間選択レベルとなるパルス状の信号を供給し、このワード線の信号が選択レベルの期間中に前記活性化制御信号を活性化レベルとし、この後所定の期間径過後前記所定のワード線に前記通常の電源電圧より高い電圧で所定の期間選択レベルとなるパルス状の信号を供給し、この後前記活性化制御信号を非活性レベルにすると共に次の周期の前記プリチャージ信号を発生する回路としたことを特徴とするDRAM回路。

引用特許：

審査官引用 (3件)

特開平2-247892
特開昭61-184787
特開昭62-026694

前のページに戻る