特許
J-GLOBAL ID：200903098164445440
回路装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-317685
公開番号（公開出願番号）：特開平5-152382
出願日： 1991年12月02日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 本発明は多層回路基板に特に接続ピッチが狭いLSIベアチップを実装した回路装置に関するものであって、LSIベアチップをマイクロバンプボンディング方式で実装する場合に安定で信頼性の高い接続を満足させることを目的とする。【構成】 LSIチップ10の表面のバンプ部11が接触すべき多層回路基板上の最上層電極に接続される全パッド部4の高さが同一になるように、パッド部4の下に存在する配線の総数を同一化する。【効果】 バンプ部11が接触する全パッド部4の下の配線層数の合計は同一となり、最上層配線に接続されるパッド部4の高さは同一となるため安定で信頼性の高い接続を満足する回路装置が得られる。
請求項（抜粋）：
多層配線構造で表面に複数のパッド部を備えた多層回路基板と、前記パッド部に対応する箇所に複数のバンプ部を備えた半導体素子とを有し、前記各パッド部の下の配線総層数は同一である回路装置。
IPC (3件)：
H01L 21/60 311
, H01L 23/12
, H05K 3/46
