特許
J-GLOBAL ID：200903098170292095
薄膜電界効果素子およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-199717
公開番号（公開出願番号）：特開平5-047788
出願日： 1991年08月09日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】 ボトムゲート型薄膜トランジスタの電界集中を緩和し、ゲート絶縁耐圧の向上およびリーク電流の低減を図る。【構成】 絶縁性基板上に形成されたゲート電極の上部表面には上部絶縁層が形成されている。ゲート絶縁層はゲート電極の側壁および上部絶縁層の表面上に形成される。さらに、ゲート絶縁層の表面上に半導体層が形成される。半導体層中には3つのソース・ドレイン領域が形成される。ゲート電極の両側面に沿う半導体層中には独立した2つのチャネル領域が形成される。2つのチャネル領域の両端にソース・ドレイン領域が配置される。各々のソース・ドレイン領域はチャネル領域上に形成される側壁絶縁層をマスクとした斜めイオン注入法および垂直イオン注入法によって自己整合的に形成されたLDD構造を有している。
請求項（抜粋）：
絶縁性を有する基層の表面上に形成されたゲート電極と、前記ゲート電極の表面上および前記基層の表面上に形成された絶縁層と、前記絶縁層の表面上に形成された半導体層と、前記ゲート電極の側面上に位置する前記半導体層中に形成されたチャネル領域と、前記チャネル領域に隣接して前記半導体層中に形成された低濃度不純物領域と、前記低濃度不純物領域に隣接して前記半導体層中に形成された高濃度不純物領域とを備えた、薄膜電界効果素子。
IPC (2件)：
H01L 21/336
, H01L 29/784
