レベルシフト回路

発明者：
出願人/特許権者：
代理人 (1件)：松本眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願2001-098051
公開番号（公開出願番号）：特開2002-300025
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】より高速に動作するレベルシフト回路を提供する。【解決手段】VDD1<VDD2なる電源電位VDD2と基準電位VSSとの間に接続された第1のインバータを構成するPMOSトランジスタP1とNMOSトランジスタN1Sとの間にさらに、NMOSトランジスタN3及びNS3が直列接続され、同様に第2のインバータを構成するPMOSトランジスタP2とNMOSトランジスタN2Sとの間にさらに、NMOSトランジスタN4及びN44Sが直列接続されている。PMOSトランジスタP1、P2及びNMOSトランジスタN3及びN4のゲート絶縁膜はNMOSトランジスタN1S〜N4Sのそれらよりも厚い。NMOSトランジスタN3及びN4のゲートはVDD2に接続され、NMOSトランジスタN3S及びN4SのゲートはVDD1に接続され、これらのトランジスタは常時オンである。

請求項（抜粋）：

第1電源電位と基準電位との間の電圧で動作するCMOS回路の相補出力信号SI及び*SIを、該第1電源電位より高い第2電源電位と該基準電位との間の電圧で動作する回路の信号SOに変換するレベルシフト回路であって、ソースがそれぞれ該第2電源電位に接続された第1及び第2PMOSトランジスタと、ドレインがそれぞれ該第1及び第2PMOSトランジスタのドレインに接続され、ソースが該基準電位に接続された第1及び第2NMOSトランジスタと、を有し、該第1PMOSトランジスタのゲート及びドレインがそれぞれ該第2PMOSトランジスタのドレイン及びゲートに結合され、該第1及び第2NMOSトランジスタのゲートにそれぞれ該相補出力信号SI及び*SIが供給され、該第2PMOSトランジスタのドレインから該信号SOが取り出されるレベルシフト回路において、該第1及び第2NMOSトランジスタのゲート絶縁膜厚が該第1及び第2PMOSトランジスタのそれより小さいことを特徴とするレベルシフト回路。

Fターム (10件)：

5J056AA00 , 5J056AA11 , 5J056BB07 , 5J056CC00 , 5J056CC21 , 5J056DD13 , 5J056DD29 , 5J056EE07 , 5J056FF08 , 5J056HH01

前のページに戻る