特許

J-GLOBAL ID：200903098187495208

薄層半導体基板の分割方法

発明者： 辻 秀行 ,  松浪 光雄 ,  鬼追 一雅 ,  湯元 学
出願人/特許権者： シャープ株式会社
代理人 (1件)： 井内 龍二
公報種別：公開公報
出願番号（国際出願番号）：特願平4-205279
公開番号（公開出願番号）：特開平7-006982
出願日： 1992年07月31日
公開日（公表日）： 1995年01月10日
要約：

【要約】【目的】 歩留まりよく確実に基板を分割することができる薄層化半導体基板の分割方法を提供するものである。【構成】 透明ガラス基板20に接着させた単結晶シリコン基板11を薄層化し、チップに分割する薄層半導体基板11aの分割方法において、スルーホール17の形成工程で単結晶シリコン基板11のダイシングラインとなる領域にあらかじめスルーホール17深さと同一深さの溝18を形成する工程、この後単結晶シリコン基板11に透明ガラス基板20を接着させて単結晶シリコン基板11の裏面研磨を行なう工程、さらに、透明ガラス基板20に薄層化単結晶シリコン基板11aに形成した溝18と重なる位置にダイシングを施す工程を含んでいることを特徴とする薄層化半導体基板の分割方法。

請求項（抜粋）：

透明ガラス基板に接着させた半導体基板を薄層化し、チップに分割する薄層半導体基板の分割方法において、スルーホールの形成工程で前記半導体基板のダイシングラインとなる領域にあらかじめスルーホール深さと同一深さの溝を形成する工程、この後前記半導体基板に前記透明ガラス基板を接着させて前記半導体基板の裏面研磨を行なう工程、さらに、前記透明ガラス基板に前記半導体基板に形成した溝と重なる位置にダイシングを施す工程を含んでいることを特徴とする薄層半導体基板の分割方法。

IPC (2件)：

H01L 21/301 ,  H01L 21/304 321

FI (4件)：

H01L 21/78 M ,  H01L 21/78 L ,  H01L 21/78 Q ,  H01L 21/78 S