特許

J-GLOBAL ID：200903098210042992

半導体デバイスおよびSiCトランジスタ

発明者： ビュレンガ、ボ ,  ズダンスキイ、レンナルト ,  ハリス、クリストファー ,  バコウスキイ、ミーテク ,  コンスタンティノフ、アンドレイ ,  グスタフソン、ウルフ
出願人/特許権者： エービービー リサーチ リミテッド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-521555
公開番号（公開出願番号）：特表2001-523895
出願日： 1998年11月13日
公開日（公表日）： 2001年11月27日
要約：

【要約】SiC半導体デバイスはその遮断状態において高電圧を保持するようになっている。該デバイスは2つの部分(1,2)からなっていて、その各々が単数あるいは複数のSiCの半導体層を有し、該デバイスの2つの反対側の端子の間で接続されており、その第1の部分は遮断状態において低電圧のみに耐えることのできる副半導体デバイス(1)であり、第2の部分はデバイスの遮断状態において高電圧に耐えることができ、遮断状態においてデバイスにかかる電圧の大部分を受け持つことによって、該副半導体デバイスを保護するようになっている電圧制限部(2)である。

請求項（抜粋）：

3個の端子を有するSiC半導体デバイスであって、該デバイスの遮断状態において該端子の内の2個の間で高電圧を維持することができ、該3個目の端子は、該デバイスがトランジスタ作用を有し、かつ絶縁ゲートタイプのものとなるように、制御用電極として用いられる、SiC半導体デバイスにおいて、該デバイスが、各々が単数あるいは複数のSiC半導体層を有し、かつ前記2個の端子の間で直列的に接続された2つの部分からなり、第1の部分がデバイスの遮断状態において低電圧にのみ耐えることのできる副半導体デバイス(1)であり、第2の部分がデバイスの遮断状態において高電圧に耐えることができ、かつその遮断状態においてデバイスに印加される電圧の大部分を受け持って前記副半導体デバイスを保護するようになった電圧制限部(2)であることを特徴とする半導体デバイス。

IPC (4件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/16

FI (5件)：

H01L 29/78 652 H ,  H01L 29/78 652 L ,  H01L 29/78 652 T ,  H01L 29/78 653 A ,  H01L 29/16

引用特許：

審査官引用 (7件)

• 炭化けい素縦型FET
  公報種別：公開公報   出願番号：特願平7-183721   出願人：富士電機株式会社
• パワーMOSFET
  公報種別：公開公報   出願番号：特願平6-076503   出願人：シーメンスアクチエンゲゼルシヤフト
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-293966   出願人：株式会社東芝
• 絶縁ゲート型半導体装置
  公報種別：公開公報   出願番号：特願平4-106589   出願人：富士電機株式会社
• 特開昭61-013667
  
• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願平7-229486   出願人：株式会社デンソー, 株式会社豊田中央研究所
• 特開平3-261179