特許

J-GLOBAL ID：200903098248146805

半導体チップの位置合せ方法およびボンディング装置

発明者： 芝田 元二郎 ,  池谷 之宏
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-036626
公開番号（公開出願番号）：特開平9-232363
出願日： 1996年02月23日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】半導体チップを基板にボンディングする際に、高精度に、しかも短時間に位置合せできる半導体チップの位置決め方法を提供することにある。【解決手段】半導体チップ17を基板14にボンディングする際に、半導体チップ17と基板14とを位置合せする半導体チップの位置合せ方法において、前記半導体チップ17を電極を下向きにした状態で該半導体チップ17の画像を半導体チップ認識カメラ13によって取入れ記憶すると共に、前記基板14の画像を基板認識カメラ25によって取入れ記憶し、半導体チップ17の画像と基板14の画像とを合成して表示し、半導体チップ17の画像と基板14の画像とを位置合わせする方法にある。

請求項（抜粋）：

半導体チップを基板にボンディングする際に、半導体チップと基板とを位置合せする半導体チップの位置合せ方法において、前記半導体チップの画像を取入れる半導体チップ画像撮像工程と、前記基板の画像を取入れる基板画像撮像工程と、前記半導体チップ画像撮像工程による画像と基板画像撮像工程による画像とを合成して前記半導体チップの前記基板に対する位置補正量を算出する位置決め補正工程と、前記算出された位置決め補正量に基づいて前記半導体チップを前記基板上に位置合わせする位置合わせ工程と、を具備することを特徴とする半導体チップの位置合せ方法。

IPC (2件)：

H01L 21/60 301 ,  H01L 21/60 311

FI (2件)：

H01L 21/60 301 L ,  H01L 21/60 311 Q