特許
J-GLOBAL ID：200903098291817543
薄膜トランジスタの製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平3-317848
公開番号（公開出願番号）：特開平5-152325
出願日： 1991年12月02日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 LDD領域がほぼ同一の幅のLDD構造を有する高性能で小型のポリシリコンTFTを提供すること。【構成】 基板1上に半導体薄膜10と絶縁体薄膜11と導電性薄膜12を形成する工程と、導電性薄膜12上にレジスト13のパタ-ンを作成する工程と、このレジスト13のパタ-ンと比べてサイドエッチングを有する形状に導電性薄膜12をエッチングすることにより電極を形成する工程と、レジスト13をド-ピングマスクに用いて半導体薄膜10へ高濃度のド-ピング(第1のド-パント導入工程)を行う工程と、このレジスト13のパタ-ンを除去した後に(電極をド-ピングマスクに用いた)半導体薄膜10へ低濃度のド-ピング(第2のド-パント導入工程)を行う工程を使ってTFTを製造する。
請求項（抜粋）：
基板上に半導体薄膜を形成する工程と、絶縁体薄膜を形成する工程と、導電性薄膜を形成する工程と、前記導電性薄膜上にレジストのパタ-ンを作成する工程と、前記レジストのパタ-ンと比べてサイドエッチングを有する形状に前記導電性薄膜をエッチングすることにより電極を形成する工程と、前記レジストをド-ピングマスクに用いた、前記半導体薄膜への第1のド-パント導入工程と、前記レジストのパタ-ンを除去後に実施する前記半導体薄膜への第2のド-パント導入工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 27/12
