特許

J-GLOBAL ID：200903098318950500

半導体装置

発明者： 岸 敏幸
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-055308
公開番号（公開出願番号）：特開平8-250725
出願日： 1995年03月15日
公開日（公表日）： 1996年09月27日
要約：

【要約】【構成】 支持基板と絶縁膜と半導体層とからなる半導体基板に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とからなるMOS型半導体装置は、素子分離領域に囲まれた半導体層3を設け、ゲート電極8下で形成する電流経路を素子分離領域端のチャネル領域以外のチャネル領域で形成するようにゲート長を素子分離領域上では、このゲート長より長くする。【効果】 従来問題であった半導体層の素子分離端とゲート電極との重なり領域での電界上昇によるいわゆる寄生MOS動作のチャネル抵抗を上げ、半導体装置駆動時の低ゲート電圧時のリーク電流を低減することができ、安定したトランジスタ動作を有する半導体装置を得ることができる。さらに、半導体不揮発性記憶装置においても寄生MOSによるリーク電流が低減でき、安定した書き込み消去動作とデータ保持特性を向上した半導体不揮発性記憶装置を得ることができる。

請求項（抜粋）：

支持基板と絶縁膜と半導体層とからなる半導体基板に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とからなるMOS型半導体装置は、素子分離領域に囲まれた半導体層を設け、ゲート電極下で形成する電流経路を素子分離領域端のチャネル領域以外のチャネル領域で形成するようにゲート電極を長手方向の対向する素子分離領域上に設けることを特徴とする半導体装置。

IPC (9件)：

H01L 29/78 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786 ,  H01L 21/336

FI (7件)：

H01L 29/78 301 G ,  H01L 21/316 S ,  H01L 21/318 B ,  H01L 21/76 R ,  H01L 29/78 371 ,  H01L 29/78 613 B ,  H01L 29/78 618 Z