薄膜トランジスタ形成パネル

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-150059
公開番号（公開出願番号）：特開平5-323381
出願日： 1992年05月19日
公開日（公表日）： 1993年12月07日
要約：

【要約】【目的】静電気破壊を防ぎ、しかも静電気破壊を防止している状態のままで、薄膜トランジスタのゲート電極とドレイン電極との間やゲートラインとデータラインとの間の短絡欠陥の検査を行なうことができるTFTパネルを提供する。【構成】基板1の縁部に、ゲートラインGLの少なくとも一端がつながる大面積の第1の電極11と、データラインDLの少なくとも一端がつながりかつ絶縁層!13をはさんで前記第1の電極11と対向する大面積の第2の電極12とを設け、前記第1および第2の電極11,12とその間の絶縁層13とにより大容量のキャパシタCを形成した。

請求項（抜粋）：

絶縁性基板の上にゲートラインとこのゲートラインと交差するデータラインとを互いに絶縁して配線するとともに、前記ゲートラインとデータラインとの交差部に、ゲート電極が前記ゲートラインにつながりドレイン電極が前記データラインにつながる薄膜トランジスタを設けた薄膜トランジスタパネルにおいて、前記基板の縁部に、前記ゲートラインの少なくとも一端がつながる大面積の第1の電極と、前記データラインの少なくとも一端がつながりかつ絶縁層をはさんで前記第1の電極と対向する大面積の第2の電極とを設け、前記第1および第2の電極とその間の絶縁層とにより大容量のキャパシタを形成したことを特徴とする薄膜トランジスタ形成パネル。

IPC (4件)：

G02F 1/136 500 , G02F 1/133 550 , H01L 21/66 , H01L 29/784

前のページに戻る