特許

J-GLOBAL ID：200903098369963606

マルチCPUに対する制御データ書換え方法

発明者： 川上 美輝男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-342440
公開番号（公開出願番号）：特開平6-195310
出願日： 1992年12月22日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】 ホストCPUより、各々が共通バスに接続される複数のサブCPUを有するマルチCPUに対し個別に制御データの書換えを行う方法に関し、各サブCPUに個別に回線を設けたりあるいは各サブCPUにオペレータが出向いたりすることなく制御データの書換えができるようにすることを目的とする。【構成】 ホストCPUから、複数のサブCPUの中の代表の1つに、対応するサブCPUを識別可能なフラグを付加したり制御データを送信すると、この代表のサブCPUは、全てのサブCPUによって共通にアクセス可能な共通メモリ内の対応するメモリ領域にこれを格納し、引続き各サブCPUは対応するメモリ領域より読み取ったその制御データによって、自内に保持していた制御データを書換えるように構成する。

請求項（抜粋）：

ホストCPU(13)と、各々が共通バス(12)に接続される複数のサブCPU(11)を有するマルチCPU(10)と、前記ホストCPUと前記マルチCPUとを接続する通信回線(15)とを備え、各前記サブCPUを制御するための制御データを、前記ホストCPUより、各前記サブCPU対応に随時書換える、制御データ書換え方法において、(イ)前記ホストCPUより、前記通信回線に、対応する各前記サブCPUを識別するためのフラグをそれぞれ付加した各前記制御データを送信し、(ロ)前記マルチCPU内の予め定めた1の前記サブCPUにて、送信された前記制御データを受信すると共に、各前記サブCPUによって共通にアクセス可能な共通メモリ(21)内における各サブCPU対応のメモリ領域(22)に該受信制御データを一旦格納し、(ハ)各前記サブCPUは、自内のメモリ(23)に保持していた制御データを、自己に対応する前記メモリ領域より読み取った前記制御データにて書換えることを特徴とするマルチCPUに対する制御データ書換え方法。

IPC (3件)：

G06F 15/16 320 ,  G06F 13/00 355 ,  G06F 13/38 340