特許

J-GLOBAL ID：200903098390305414

半導体集積回路

発明者： 浅野 伸太郎
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-103096
公開番号（公開出願番号）：特開平10-294363
出願日： 1997年04月21日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】SOG溶液塗布に起因して、外部からの水分浸入によって発生する機能障害を排除して、半導体集積回路の信頼性を維持する。【解決手段】半導体チップ5の第1の配線層に形成される下層基板配線6は、当該半導体チップ5の外周のスクライブ線領域8の近傍にて、半導体チップ5を囲む形で配置されており、隣接する下層基板配線6の間には、SOG液を外方に逃がすための間隙1が設けられている。これらの下層基板配線6は、スルーホールコンタクトを会して上層基盤配線層に接続されているが、SOG溶液塗布時においては、これらの間隙1を介してSOG溶液が外方に抜き出され、これにより、前記下層基板配線6の段差部分の残留SOG溶液によるシリコン酸化膜に起因する、スルーホールコンタクトの水分浸入による配線の腐食の発生が未然に防止され、半導体集積回路の機能および信頼性が保持される。

請求項（抜粋）：

2層以上の基板配線層を有し、これらの基板配線層間の層間膜形成にシリコン化合物の有機溶液を用いる半導体集積回路において、所定のスクライブ線領域に存在する基板配線層の内の最上層基板配線層を除く他の基板配線層が、前記シリコン化合物の有機溶液の滞留を逃がすための間隙を、それぞれ複数個所に設けた基板配線層として形成される半導体チップにより構成されることを特徴とする半導体集積回路。