特許
J-GLOBAL ID：200903098392082560
半導体位置検出素子信号処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-009637
公開番号（公開出願番号）：特開平5-209717
出願日： 1992年01月23日
公開日（公表日）： 1993年08月20日
要約：
【要約】【構成】半導体位置検出素子10の出力電流を電圧に変換する一組のI/V変換回路20a,20bと、これらの出力を異なる増幅度で増幅する3組の増幅回路31,32,33と、各増幅回路を構成する増幅器31a〜33bの出力A1,B1,A2,B2,A3,B3のうち飽和電圧に達しない範囲で最大となる増幅器を含む一組の増幅回路を選択する比較選択回路40と、選択された一組の増幅回路の出力A,Bを(A-B)/(A+B)で正規化する正規化回路50とを備えている。【効果】増幅度の異なる複数組の増幅回路のうち出力が飽和電圧に達しない範囲で最大となる一組を選択使用するので、測定対象物の反射率変動に対してレーザ光の照射強度を変更することなく測定レンジを大きくできる。
請求項（抜粋）：
半導体位置検出素子の二つの出力電流をそれぞれ電圧に変換する一組のI/V変換回路と、前記一組のI/V変換回路の出力をそれぞれ同じ増幅度で増幅する二つの増幅器から成る複数組の飽和電圧が同じで増幅度の異なる増幅回路と、前記複数組の増幅回路の中から出力が飽和電圧に達しない範囲で最大となる増幅器を含む一組の増幅回路を選択する比較選択回路と、前記比較選択回路で選択された一組の増幅回路の出力A,Bを(A-B)/(A+B)で正規化する正規化回路とを備えたことを特徴とする半導体位置検出素子信号処理回路。
IPC (2件)：
前のページに戻る
