特許
J-GLOBAL ID：200903098395056099
炭化けい素半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2005-000726
公開番号（公開出願番号）：特開2005-244180
出願日： 2005年01月05日
公開日（公表日）： 2005年09月08日
要約：
【課題】 SiC半導体素子のオン状態での抵抗を低減する。【解決手段】 SiC半導体素子のキャリアが流れる領域を構成するSiC半導体結晶に応力を与えてこれを歪ませ、その結晶格子間隔を変化させる。応力を与えることでSiC半導体結晶のバンド構造、特に伝導帯底の縮退が解かれ、バンド間散乱が抑制され、また、電子の有効質量が減少する。これにより、キャリアが流れるSiC半導体結晶内でのキャリア移動度が増加し、抵抗が低減されるため、SiC半導体素子のオン抵抗を低減させることができるようになる。【選択図】 図1
請求項（抜粋）：
第1導電型の炭化けい素基板の表面上に炭化けい素を用いて形成された第1導電型ドリフト層と、炭化けい素を用いて前記第1導電型ドリフト層に接合して形成された第2導電型ベース領域と、炭化けい素を用いて前記第2導電型ベース領域に接合して形成された第1導電型ソース領域と、を有し、前記第1導電型ドリフト層と前記第1導電型ソース領域とに挟まれた前記第2導電型ベース領域の一部をチャネル領域とし、前記チャネル領域を覆うようにゲート絶縁膜を介して形成されたゲート電極と、前記第2導電型ベース領域と前記第1導電型ソース領域とに共に接触して形成されたソース電極と、前記炭化けい素基板の裏面に形成されたドレイン電極と、を有する炭化けい素半導体素子の製造方法において、
キャリアが流れる領域を構成する炭化けい素に応力を与えて結晶格子間隔を変化させる工程を有することを特徴とする炭化けい素半導体素子の製造方法。
IPC (5件)：
H01L21/28
, H01L21/336
, H01L29/423
, H01L29/49
, H01L29/78
H01L21/28 301A
, H01L21/28 301B
, H01L29/78 652E
, H01L29/78 652T
, H01L29/78 653A
, H01L29/78 658F
, H01L29/58 G
, H01L29/78 658E
4M104AA03
, 4M104BB01
, 4M104CC05
, 4M104GG09
, 4M104GG18
出願人引用 (2件)
審査官引用 (5件)
全件表示
前のページに戻る
