自動折衝のための小電力信号検出

発明者： , ,
出願人/特許権者：
代理人 (1件)：岡部正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-007121
公開番号（公開出願番号）：特開平11-355383
出願日： 1999年01月14日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】自動折衝のための小電力信号検出を提供することにある。【解決手段】多重データ・レート受信器は、適切な受信器(401、402)の動作を可能にするために、入力データのレートに関する情報を得るためのコンパレータ(404、405)を用いる、信号レート検出技術を用いている。いちどデータ・レートが決まると、その場合にだけ、適切な受信器が作動される。従って、電力の消耗は、自動折衝段階中に最小限に保たれる。これは、2つ(又は2つ以上)の受信器(101、102)が自動折衝段階中に動作可能になることを要求するので、電力消耗が大きい、従来の技術(図1)と比べると大きな改善になる。自動折衝段階が長くなる場合があるので、本発明の技術は多くのケースで好ましい結果になる。

請求項（抜粋）：

比較的低いデータ・レートで受信するように作られた第1の受信器部(401)と比較的高いデータ・レートで受信するように作られた第2の受信器部(402)とを含む、多重データ・レート受信器を含む集積回路であって、比較的低いデータ・レートの信号を検出する第1のコンパレータ(404)と、比較的高いデータ・レートの信号を検出する第2のコンパレータ(405)と、前記第1のコンパレータが前記比較的低いデータ・レートの信号を検出する時に前記第1の受信器部を作動すると共に前記第2のコンパレータが前記比較的高いデータ・レートの信号を検出する時に前記第2の受信器部を作動するロジック回路(411、412)含む集積回路。

IPC (3件)：

H04L 29/08 , H04B 1/74 , H04L 12/40

FI (3件)：

H04L 13/00 307 A , H04B 1/74 , H04L 11/00 320

引用特許：

審査官引用 (4件)

データ伝送速度感知機能を有するCSMA
公報種別：公開公報出願番号：特願平8-108656 出願人：エルジイ・セミコン・カンパニイ・リミテッド
速度切替LANアダプタ
公報種別：公開公報出願番号：特願平7-233935 出願人：富士通株式会社
特開昭54-116804

全件表示

前のページに戻る