特許

J-GLOBAL ID：200903098410823948

セラミックス回路基板

発明者： 那波 隆之 ,  田村 成敬
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-226111
公開番号（公開出願番号）：特開平7-086703
出願日： 1993年09月10日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 セラミックス基板の種類、表面側金属板のパターン形状等によらず、金属板接合時や素子搭載用のハンダリフロー時の加熱等による基板の反りを再現性よく抑制することを可能にすると共に、耐熱サイクル特性に対する信頼性の向上を図ったセラミックス回路基板を提供する。【構成】 セラミックス基板1の一方の主面1aに、活性金属法により素子搭載側金属板2を接合すると共に、セラミックス基板1の他方の主面1bに放熱側金属板3を活性金属法により接合したセラミックス回路基板5である。この際、放熱側金属板3の体積(V2 )と素子搭載側金属板2の体積(V1 )との比(V2/V1 )を 1.0未満とする。上記体積比は、放熱側金属板3の板厚や放熱側金属板3に体積減少用凹部を設けることで制御する。

請求項（抜粋）：

セラミックス基板と、前記セラミックス基板の一方の主面に活性金属法により接合された素子搭載側金属板と、前記セラミックス基板の他方の主面に活性金属法により接合された放熱側金属板とを有するセラミックス回路基板において、前記放熱側金属板の体積(V2 )と前記素子搭載側金属板の体積(V1 )との比(V2 /V1 )が 1.0未満あることを特徴とするセラミックス回路基板。

IPC (2件)：

H05K 1/02 ,  H05K 1/03

引用特許：

審査官引用 (2件)

• 特開昭63-248195
  
• 特開昭64-059986