特許

J-GLOBAL ID：200903098412244309

始動回路及びこの種の始動回路用半導体

発明者： イェノエ ティハンイ
出願人/特許権者： シーメンス・アクチェンゲゼルシャフト
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-246210
公開番号（公開出願番号）：特開平9-201047
出願日： 1996年09月18日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】出力損失を低減することができるスイッチング電源ユニット用の始動回路を提供する。【解決手段】始動回路は3つの端子1、2、3を有する。第1の端子1と第3の端子3との間にデプレション形MOS-FET4が接続されている。ツェナーダイオード5は、第2の端子2とデプレション形MOS-FET4のゲート端子Gとの間に設けられている。第3の端子3とデプレション形MOS-FET4のゲート端子Gとの間には、抵抗としてのMOS-FET6が接続されている。始動回路は、特にスイッチング電源ユニットの回路装置の最初の電圧供給に用いられ、第1及び第2の端子1、2は入力電圧の2つの端子に、第2及び第3の端子2、3は回路装置に接続可能である。回路装置の始動が行われた後にデプレション形MOS-FET4が遮断されることによって始動回路がオフされる。この結果、装置全体の出力損失が著しく減少される。

請求項（抜粋）：

3つの端子(1、2、3)を有し、そのうちの第1の端子(1)と第2の端子(2)が入力電圧の2つの端子と接続可能であるとともに、前記第2の端子(2)と前記第3の端子(3)が回路装置と接続可能な回路装置用の始動回路であって、a)前記第1の端子(1)と前記第3の端子(3)との間にデプレション形MOS-FET(4)の負荷区間が接続されており、b)前記第2の端子(2)と前記デプレション形MOS-FET(4)のゲート端子(G)との間にツェナーダイオード(5)が接続されており、c)前記第3の端子(3)と前記デプレション形MOS-FET(4)のゲート端子(G)との間に抵抗(6)が接続されていることを特徴とする回路装置用の始動回路。

IPC (4件)：

H02M 3/28 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 29/78

FI (3件)：

H02M 3/28 B ,  H01L 27/06 102 G ,  H01L 29/78 656 C