特許
J-GLOBAL ID：200903098422307333

メモリ制御装置および信号列の同期化装置

発明者：
佐藤 徳行

佐藤 徳行 について


出願人/特許権者：
クラリオン株式会社

クラリオン株式会社 について


代理人 (1件)： 西脇 民雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-201055
公開番号（公開出願番号）：特開2007-020019
出願日： 2005年07月11日
公開日（公表日）： 2007年01月25日
要約：
【課題】 メモリ制御装置および画像処理装置において、コストの上昇を抑えつつ、2つ以上の信号列や画像フレームデータを簡単な構成によって同期させる。 【解決手段】 同期化装置100′の信号処理部10が、フレーム単位では非同期の、2つのカメラ310,320から入力された画像データD,D′をワークメモリ21,22にそれぞれ書き込む際の書込みアドレスAwij,Bwijの発行を、画素データDij,Dij′単位で、2Δtの時間間隔で制御するととともに、読み出す際の画素データDij,Dij′単位での読出しアドレスArij,Brijの発行のタイミングを合致させることにより、2つの画像データD,D′をフレーム単位で同期させる。【選択図】 図4
請求項（抜粋）：
信号列が入力されるランダムアクセスメモリと、前記ランダムアクセスメモリへの入出力を制御するメモリ入出力制御手段とを備えたメモリ制御装置において、 前記メモリ入出力制御手段は、前記各信号列を構成する単位の信号を前記ランダムアクセスメモリに入力させる動作のための期間と前記単位の信号を前記ランダムアクセスメモリから出力させる動作のための期間とが時系列的に交互となるように、前記ランダムアクセスメモリを制御するとともに、 前記入力動作期間においては、前記信号列を構成する単位の信号の入力順にしたがって前記ランダムアクセスメモリに入力させ、前記出力動作期間においては、所望の経過時間にしたがって該ランダムアクセスメモリから信号を出力させるように制御することを特徴とするメモリ制御装置。
IPC (2件)：
H04N 7/18 ,  H04L 7/00
FI (2件)：
H04N7/18 V ,  H04L7/00 Z
Fターム (6件)：
5C054EC06 ,  5C054GD09 ,  5K047AA15 ,  5K047DD02 ,  5K047LL01 ,  5K047MM26
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM