特許
J-GLOBAL ID：200903098439338615
マイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-054544
公開番号（公開出願番号）：特開平5-258088
出願日： 1992年03月13日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】第三者がプログラム内容や制御内容を容易に解読できないようにする。【構成】命令ストリーム中にROM回路30を活性化する命令が発現したことを核部分10で認識すると、核部分10はそれ以降の命令フェッチ時には制御信号500により二者択一回路20にROM回路30からの入力データバス102側を選択させる。この時、入力データバス101上のデータはあらかじめ外部で変換(暗号化)されたデータであり、これがROM回路30に格納された逆変換(復号化)テーブル(図示省略)により正しい命令に戻されたデータが入力データバス102に出力される。そしてこの正しい命令は二者択一回路20,入力データバス103を経由して核部分10に到達し、核部分10は正規の命令として認識する。
請求項（抜粋）：
モノリシックなマイクロプロセッサにおいて、外部からの入力データバスと前記マイクロプロセッサのデータ入力部との間に設けたデータバス幅をnビットとした時にnビット×2のn乗ワード構成のROM回路と、このROM回路に対して生涯一度だけ外部からデータを書き込む第1の手段と、前記マイクロプロセッサの初期化時には前記ROM回路を非活性化し前記マイクロプロセッサからの指示に応じて前記ROM回路を活性化または非活性化する第2の手段とを備えることを特徴とするマイクロプロセッサ。
IPC (4件)：
G06F 15/78 510
, G06F 15/78
, G06F 9/22 330
, G06F 12/14 320
