特許
J-GLOBAL ID：200903098462536831
低電圧差動回路
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-157379
公開番号（公開出願番号）：特開平6-120810
出願日： 1993年06月28日
公開日（公表日）： 1994年04月28日
要約：
【要約】 (修正有)【目的】 差動増幅段を有し、マルチプライヤ又は論理セルとして使用する回路を、低電圧動作に適するようにする。【構成】 少なくとも3個の差動トランジスタ段Q1とQ2,Q3とQ4,Q9とQ10を使用し、二つの段が一方の入力信号DATAを受取り、第三差動トランジスタ段が第二入力信号CLOCKを受取る。第三段における電流の流れに応答して第一及び第二段を介しての電流の流れを制御する回路が設けられている。
請求項（抜粋）：
出力信号を発生するために第一及び第二入力信号を処理する為に比較的低電圧動作に適した回路において、第一及び第二電源バスが設けられており、前記第一入力信号を受取り且つ前記出力信号を発生するための第一制御段手段が設けられており、前記第一制御段手段は、(1)各々が第一、第二、第三制御電極を具備する第一及び第二トランジスタを有しており、前記第一電極は共通接続されており且つ少なくとも前記第一トランジスタの第二電極が前記第一入力信号を受取る第一差動段と、(2)各々が第一、第二、第三制御電極を具備する第三及び第四トランジスタを有しており前記第一電極が共通結合された第二差動段と、(3)前記第二差動段と前記第一バスとの間に結合されている少なくとも前記第二差動段に対する負荷を与える負荷手段であって前記第二差動対と前記負荷手段との間の接合部において出力信号が表われる負荷手段と、を有しており、前記第二入力信号に応答して前記第一及び第二差動段を介しての電流の流れを制御する第二制御段手段が設けられており、前記第二制御段手段は、(1)各々が第一、第二、第三制御電極を具備する第五及び第六トランジスタを有しており前記第一電極が共通結合されており且つ前記第五トランジスタの少なくとも第二電極が前記第二入力信号を受取り且つ前記第五及び第六トランジスタの第一電極と第一電源バスとの間に結合して第一電流源が設けられている第三差動段と、(2)前記第三差動段における電流の流れに応答して前記第一及び第二差動段における電流の流れを制御する電流制御手段であって前記第二バスと前記第一、第二、第三、第四トランジスタの第一電極との間に結合されている電流制御手段、とを有することを特徴とする回路。
IPC (3件)：
H03K 19/086
, G06G 7/163
, H03D 7/12
