特許

J-GLOBAL ID：200903098485865115

パルス幅変調回路

発明者： 吉田 英喜 ,  村上 大助
出願人/特許権者： ソニー株式会社
代理人 (1件)： 田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平4-361516
公開番号（公開出願番号）：特開平6-204826
出願日： 1992年12月29日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】本発明は、パルス幅変調回路において、使用環境に依存しない安定した出力パルスを発生することができるものを実現する。【構成】遅延手段に入力される制御パルスと遅延手段を構成する複数段の遅延素子の1つより入力される遅延パルスとの位相関係のずれに基づいて遅延素子の1段当たりの単位遅延時間の増減を制御する。これにより遅延素子の1段当たりの単位遅延時間が長くなつている場合には短くなるように、また単位遅延時間が短くなつている場合には長くなるように制御することができ、使用環境よらず単位遅延時間を一定に安定させることができる。

請求項（抜粋）：

一定周期ごと入力される制御パルスを遅延手段を介して任意の時間遅延し、遅延された上記制御パルスをラツチ手段のセツト入力端及びリセツト入力端にそれぞれ入力し、当該セツト入力端及びリセツト入力端に入力された制御パルスに基づいて上記ラツチ手段より出力される出力パルスのパルス幅を変調するパルス幅変調回路において、上記遅延手段を構成する複数段の遅延素子のうち所定段数目に位置する遅延素子より段数分遅延された遅延パルスを入力し、当該遅延パルスと上記遅延手段に入力される制御パルスの位相関係のずれに基づいて上記遅延素子の1段当たりの単位遅延時間を制御する制御手段を具えることを特徴とするパルス幅変調回路。

IPC (3件)：

H03K 5/13 ,  B41J 2/44 ,  H03H 17/08

引用特許：

審査官引用 (3件)

• 特開昭62-001317
  
• 特開平4-096416
  
• 特開昭63-069314